特點：
1、 開發板提供豐富的接口資源和實例程序。從易到難，一步步引導用戶學習開發。
2、選配《基于QuartusII的FPGA/CPLD數字系統設計實例》教程書一本。讓用戶理論和實際相結合，合理安排學習開發時間。
(頁面最下方有介紹此書的詳細說明)
3、詳細的說明文檔，包括原理圖講解，實驗操作及現象說明，QuartusII軟件使用指導書，以及入門操作指導視頻。
4、互動式的學習開發環境。提供一些讓用戶獨立完成的實驗程序設計，以檢驗用戶學習開發的程度，用戶先自己設計，在QQ群討論，我們最后在QQ群公布程序源碼供用戶參考。
5、專業工程師負責技術支持，公司提供完善的售后服務。
精彩圖片展示
一、系統簡介
00IC-EPM240學習開發套件是基于EPM240T100C5N的FPGA/CPLD學習開發平臺。提供了豐富的硬件資源和大量的實驗例程，并詳細介紹了如何在本實驗平臺上完成各個實驗過程，實現對板上資源的利用，從而使用戶對數字系統的開發流程熟練掌握。用戶無需再購買任何開發工具，只要有一臺計算機，就可以學習開發FPGA/CPLD了；同時引出EPM240的所有I/O口可全部用于擴展，方便用戶開發自己的產品，最大限度的為用戶節約成本和加快學習開發速度。
本學習開發套件特別適合FPGA/CPLD設計的初、中級學習者，也可以直接用于數字嵌入式控制系統中，減少成本，縮短產品開發周期。
二、系統硬件資源
1、主芯片采用ALTERA MAXII系列的EPM240T100C5N(相當于8650門CPLD,容量是以前的EPM7128的兩倍，并且可以燒寫至少10萬次以上)。MAX II器件采用了全新的CPLD體系結構，在所有CPLD系列中單位I/O成本最低，功耗最低。MAX II運用了低功耗的工藝技術，和前一代MAX器件相比，成本降低了一半，功率降至十分之一，容量增加了四倍，性能增加了兩倍。
特性 | EPM240 |
邏輯單元（LE） | 240 |
典型等效宏單元 | 192 |
最大用戶I/O管腳 | 80 |
用戶Flash存儲量（bits） | 8192 |
速度等級 | 5 |
最快tpd1（角至角性能） | 4.5ns |
可用封裝 | 100-pin TQFP |
2、標準JTAG下載口，防反插設計�？山覤yteBlasterII和USB-Blaster下載電纜。
3、開發板上提供的有源晶振頻率為50MHz。
4、電源部分采用外接電源和USB供電兩種形式，并有電源控制開關。
5、8個貼片LED燈，可顯示一個字節的數據狀態。
6、4位一體7段數碼管
7、8位撥碼開關
8、1602字符液晶接口
9、8×8LED點陣
10、蜂鳴器
11、3×4矩陣鍵盤
12、一組模擬交通燈
13、復位按鍵
14、PS/2接口
15、RS232串口
16、兩組預留接口（U11/U12）
17、I/O引出擴展口（提供給用戶自定義各類功能）
三、實例程序實驗相關說明
1、 數字系統0-1實驗
本實驗主要是加強用戶對數字系統中0、1的直觀認識。8位撥碼開關輸入，對應輸出到8位LED燈，撥碼撥上到ON，對應位LED燈亮，撥碼撥下，對應位LED燈熄滅。
2、 BCD碼轉換實驗
SW1-SW4輸入4位二進制數，8位LED顯示轉換后的BCD碼（LED滅表示0，亮表示1）。
3、 全加器實驗
利用撥碼輸入任意兩個3位二進制數，相加結果以十進制數輸出到數碼管上。
4、 減法器實驗
SW1-SW6輸入任意兩個3位二進制數作為減數與被減數，結果以十進制數輸出到數碼管上。
5、 兩位并行乘法器
輸入任意兩個2位2進制數，相乘后結果以十進制數輸出到數碼管上。
6、 優先編碼器實驗
同時輸入8位2進制數請求信號，優先編碼器響應優先級別最高的請求信號，并以3位2進制數輸出到LED燈上。
7、 3-8譯碼器實驗
三個輸入端共有8種狀態組合（000—111），8個輸出信號分別對應8種狀態，譯碼器可譯出當前輸入狀態，并對應輸出到8位LED燈上（該位LED燈亮）。
8、 4位比較器實驗
輸入為2路4位二進制數A和B，A、B比較結果輸出到數碼管上，如果A大，數碼管顯示A，B大則顯示B，相等則顯示0。
9、 多路選擇器實驗
A為選擇信號，B、C是兩路3位二進制數，當A為1是輸出數據為B，為0時輸出數據為C。
10、高/低分頻器實驗
將50MHz的時鐘輸入信號進行不同倍數的分頻，分頻后將頻率高的輸出到LED22上，頻率低的輸出到LED15上，用戶可以對比兩個LED閃爍的頻率。
11、同步計數器實驗
本程序實現的是16進制的同步計數器功能，計數器狀態在數碼管上顯示，分別對應0－F。
12、8態有限狀態機實驗
數字系統中任何時序電路都可以表示為有限狀態機（FSM）。本程序實現的是一個8態的狀態機轉換實驗，數碼管實時顯示當前狀態。
13、LED流水燈實驗
8位LED燈D15-D22逐個亮一次，然后全部亮，再從D22-D15依次熄滅。
14、加減可控狀態燈實驗
撥碼開關1控制狀態燈是否工作（1工作，0不工作），撥碼開關2控制加減法計數（1加法，0減法），4位LED燈以二進制數循環變換顯示狀態。
15、8位數據數碼管顯示實驗
8位二進制數據輸入，EPM240讀入數據后以十進制數輸出到數碼管，任意一位數據發生變化，數碼管亦隨之對應變化。
16、4位數碼管動態掃描實驗
以動態掃描方式在4位數碼管“同時”顯示0123，幫助用戶了解數碼管動態顯示的方法。
17、9999計數器數碼管動態顯示
程序設計了一個4位十進制計數器，以遞增的方式在4位數碼管上向上計數動態循環顯示0000-0001-0002.…..9999-0000-0001-……
18、矩陣鍵盤實驗
程序對3×4矩陣鍵盤掃描，有任意鍵按下，立即讀出其鍵值，并在數碼管上顯示相應數值。
19、按鍵順/倒序計數實驗
程序對外部觸發事件（按鍵按下）進行計數統計，結果輸出到數碼管顯示；其中K1為順序累加計數，K2為倒計數。
20、8×8LED點陣動態顯示實驗
利用行列動態掃描的方法，在8×8LED點陣上顯示一個“電”字。
21、8×8LED點陣漢字滾動實驗
程序利用矩陣編碼的方法，在8×8LED點陣上顯示一個漢字，并從由到左連續滾動顯示。
22、模擬交通燈實驗
程序實現的是模擬十字路口的交通燈自動控制系統。開始南北走向通行，即南北綠燈亮、東西紅燈亮；然后轉到南北黃燈亮、東西紅燈亮以及南北紅燈亮、東西黃燈亮的延時狀態；最后進入東西走向通行，即東西綠燈亮，南北紅燈亮。如此反復運行。
23、蜂鳴器發聲實驗
通過向蜂鳴器發送一定頻率的方波可以使蜂鳴器發出相應的音調，本實驗通過設計一個狀態機和分頻器使蜂鳴器發出“多來咪發梭拉西多”的循環音調。
24、蜂鳴器播放音樂實驗
本程序通過蜂鳴器發聲原理讓蜂鳴器播放具有一定節奏的音樂，如“北國風光”等，并在8*8LED點陣上動態顯示播放時的音律。
25、PS/2鍵盤實驗
程序讀取外接鍵盤的鍵值，在數碼管上顯示當前被按下的鍵盤的鍵值。
26、串口通信實驗
開發板向PC串口發送數據，打開串口調試助手可顯示發送的數據。
27、LCD1602字符液晶顯示實驗
程序運行后，在1602字符液晶上顯示兩行“Welcome www.inq28.com ^_^”，并從右到左動態循環顯示。
四、設計進階程序參考（本部分程序主要是一些實際應用的例子，提供源碼和仿真波形，僅供用戶開發時參考）
1、基帶碼發生器程序設計
2、采用等精度測頻原理的頻率計設計
3、電子琴程序設計
4、電梯控制器程序設計
5、電子時鐘設計
6、自動售貨機程序設計
7、出租車計價器程序設計
8、步進電機定位控制系統設計
五、互動實驗程序設計（以下實驗供用戶獨立完成，以檢查用戶對FPGA/CPLD學習開發的掌握程度，用戶可以在QQ群中互相交流設計方法以及實驗代碼，我們會在QQ群中一起討論并不定期公布源碼）
1、在8×8LED點陣上交替顯示“電子”兩個字
2、在4位數碼管上同時進行循環加/減法計數
要求前2位減法（FF->00循環），后2位加法（00->FF循環），并要求加法計數頻率是減法計數頻率的2倍。
3、數字密碼鎖
密碼鎖密碼由撥碼開關設定，矩陣鍵盤K1-K8為密碼序列輸入，判斷結果由8×8LED點陣和蜂鳴器表示，若輸入密碼正確，則LED點陣上顯示“√”，若輸入密碼錯誤則LED點陣顯示“×”，累計三次輸入錯誤，蜂鳴器報警。
4、實現和PC機進行基本的串口通信功能的UART設計。
程序實現一個收發一幀10個bit（即無奇偶校驗位）的串口控制器，10個bit是1位起始位（低電平0），8個數據位，1個結束位（高電平1）。時鐘頻率為50MHz，串口的波特率可調，要求支持5種數據波特率（即1200bps、2400bps、4800bps、9600bps、19200bps），默認波特率是9600。串口處于全雙工工作狀態，按動板子上的K1按鍵，CPLD向PC發送“welcome"字符串（串口調試助手按ASCII碼接受）；PC可隨時向CPLD發送0-F的十六進制數據，CPLD接受后顯示在7段數碼管上。
六、配套光盤資料和軟件
1、完整的原理圖（PDF格式）；
2、芯片手冊：提供開發板上全部芯片的芯片資料；
3、贈送Foxit Reader、Sscom串口調試助手、調試工具；
4、贈送液晶字模軟件；
5、用戶手冊：非常詳細，包含電路分析、代碼介紹、quartus使用說明等。
6、QuartusII安裝使用視頻教程；
7、Altera下載線硬件安裝視頻教程；
8、QUARTUSII 7.2版本軟件。
9、ModelSim軟件
10、VHDL語言例程集錦（約700例）
11、VHDL教程、VHDL編程教學示例等
12、硬件描述語言例子集（幾十個程序源碼）
13、VERILOG例程135例
14、VERILOG教程
15、贈送掃描書籍《Altera FPGA_CPLD設計（基礎篇）》以及《Altera FPGA_CPLD設計（高級篇）》
16、獨家提供QuartusII軟件精通必備——中文版QuartusII軟件使用指導書
以上贈送資料僅供學習用，請勿用于商業用途！
七、產品裝箱清單
1、測試好的00IC-EPM240 CPLD開發板一塊
2、USB供電線一條
3、串口線一條
4、DVD光盤一張
5、保修卡
6、USBBlaster下載器一套
其他選配件：
1、藍底白字LCD1602液晶（需另加15元）
2、5V/1A開關電源（需另加15元）
3、《基于QuartusII的FPGA/CPLD數字系統設計實例》教程書（需另加40元）
八、技術支持和售后服務說明
用戶憑購買時的唯一序列號，可以獲得電話，QQ在線，E-mail等不同形式的技術支持，另外一定要加入到我們的QQ群38687585，我們會在QQ群中一起討論相互幫助并不定期公布互動實驗程序設計的源碼。用戶憑保修卡可以獲得1個月包換，1年保修的售后服務。
相關信息
